Sunt necesare sute de procese pentru a transforma anapolitanaîntr-un semiconductor. Unul dintre cele mai importante procese estegravare- adică sculptarea modelelor de circuite fine penapolitana. Succesul luigravareprocesul depinde de gestionarea diferitelor variabile într-un interval de distribuție stabilit și fiecare echipament de gravare trebuie pregătit să funcționeze în condiții optime. Inginerii noștri de proces de gravare folosesc o tehnologie de producție excelentă pentru a finaliza acest proces detaliat.
Centrul de știri SK Hynix a intervievat membrii echipelor tehnice Icheon DRAM Front Etch, Middle Etch și End Etch pentru a afla mai multe despre munca lor.
Etch: O călătorie către îmbunătățirea productivității
În producția de semiconductori, gravarea se referă la modelele sculptate pe folii subțiri. Modelele sunt pulverizate folosind plasmă pentru a forma conturul final al fiecărei etape a procesului. Scopul său principal este de a prezenta perfect modele precise în conformitate cu aspectul și de a menține rezultate uniforme în toate condițiile.
Dacă apar probleme în procesul de depunere sau fotolitografie, acestea pot fi rezolvate prin tehnologia de gravare selectivă (Etch). Cu toate acestea, dacă ceva nu merge bine în timpul procesului de gravare, situația nu poate fi inversată. Acest lucru se datorează faptului că același material nu poate fi umplut în zona gravată. Prin urmare, în procesul de fabricație a semiconductorilor, gravarea este crucială pentru a determina randamentul general și calitatea produsului.
Procesul de gravare include opt etape: ISO, BG, BLC, GBL, SNC, M0, SN și MLM.
Mai întâi, etapa ISO (Izolare) gravează (Etch) siliciu (Si) pe placă pentru a crea zona celulei active. Etapa BG (Buried Gate) formează linia de adresă de rând (Word Line) 1 și poarta pentru a crea un canal electronic. Apoi, etapa BLC (Bit Line Contact) creează conexiunea între ISO și linia de adresă a coloanei (Bit Line) 2 din zona celulei. Etapa GBL (Peri Gate+Cell Bit Line) va crea simultan linia de adresă a coloanei celulei și poarta în periferia 3.
Etapa SNC (Storage Node Contract) continuă să creeze legătura între zona activă și nodul de stocare 4. Ulterior, etapa M0 (Metal0) formează punctele de conectare ale S/D-ului periferic (Storage Node) 5 și punctele de conectare. între linia de adresă coloanei și nodul de stocare. Etapa SN (Storage Node) confirmă capacitatea unității, iar etapa ulterioară MLM (Multi Layer Metal) creează sursa de alimentare externă și cablarea internă, iar întregul proces de inginerie de gravare (Etch) este finalizat.
Având în vedere că tehnicienii de gravare (Etch) sunt în principal responsabili pentru modelarea semiconductorilor, departamentul DRAM este împărțit în trei echipe: Front Etch (ISO, BG, BLC); Middle Etch (GBL, SNC, M0); End Etch (SN, MLM). Aceste echipe sunt, de asemenea, împărțite în funcție de pozițiile de producție și de pozițiile echipamentelor.
Posturile de producție sunt responsabile pentru gestionarea și îmbunătățirea proceselor de producție unitare. Pozițiile de producție joacă un rol foarte important în îmbunătățirea randamentului și a calității produsului prin controlul variabilelor și alte măsuri de optimizare a producției.
Pozițiile echipamentelor sunt responsabile pentru gestionarea și consolidarea echipamentelor de producție pentru a evita problemele care pot apărea în timpul procesului de gravare. Responsabilitatea de bază a pozițiilor echipamentelor este de a asigura performanța optimă a echipamentului.
Deși responsabilitățile sunt clare, toate echipele lucrează în direcția unui obiectiv comun – adică gestionarea și îmbunătățirea proceselor de producție și a echipamentelor aferente pentru a îmbunătăți productivitatea. În acest scop, fiecare echipă își împărtășește în mod activ realizările și domeniile de îmbunătățire și cooperează pentru a îmbunătăți performanța afacerii.
Cum să faci față provocărilor tehnologiei de miniaturizare
SK Hynix a început producția în masă a produselor DRAM LPDDR4 de 8 Gb pentru procesul de clasă 10 nm (1a) în iulie 2021.
Modelele circuitelor de memorie semiconductoare au intrat în era 10 nm și, după îmbunătățiri, o singură DRAM poate găzdui aproximativ 10.000 de celule. Prin urmare, chiar și în procesul de gravare, marginea procesului este insuficientă.
Dacă gaura formată (Gaura) 6 este prea mică, poate apărea „nedeschisă” și poate bloca partea inferioară a cipului. În plus, dacă gaura formată este prea mare, poate apărea „punte”. Atunci când distanța dintre două găuri este insuficientă, apare „punte”, ceea ce duce la probleme de aderență reciprocă în etapele ulterioare. Pe măsură ce semiconductorii devin din ce în ce mai rafinați, intervalul de valori ale dimensiunii găurilor se micșorează treptat, iar aceste riscuri vor fi eliminate treptat.
Pentru a rezolva problemele de mai sus, experții în tehnologie de gravare continuă să îmbunătățească procesul, inclusiv modificarea rețetei procesului și a algoritmului APC7 și introducerea de noi tehnologii de gravare, cum ar fi ADCC8 și LSR9.
Pe măsură ce nevoile clienților devin tot mai diverse, a apărut o altă provocare - tendința producției cu mai multe produse. Pentru a satisface astfel de nevoi ale clienților, condițiile optimizate de proces pentru fiecare produs trebuie stabilite separat. Aceasta este o provocare cu totul specială pentru ingineri, deoarece trebuie să facă ca tehnologia de producție în masă să răspundă atât nevoilor condițiilor stabilite, cât și condițiilor diversificate.
În acest scop, inginerii Etch au introdus tehnologia „APC offset”10 pentru a gestiona diverse derivate bazate pe produse de bază (Core Products) și au stabilit și au folosit „sistemul T-index” pentru a gestiona cuprinzător diverse produse. Prin aceste eforturi, sistemul a fost îmbunătățit continuu pentru a satisface nevoile producției cu mai multe produse.
Ora postării: Iul-16-2024